5G 매시브 MIMO 전파 및 밀리미터파 무선 백홀에서 50-75%의 전력 및 풋프린트 감소를 가능케 해
자일링스는 16나노 올 프로그래머블 MPSoC에 RF급 아날로그 기술을 융합해 5G 무선통신에서 획기적인 통합 및 아키텍처 혁신을 제공한다고 발표했다. 자일링스의 새로운 올 프로그래머블 RFSoC는 디스크리트 데이터 컨버터를 제거해, 5G
자일링스는 IBM과 수퍼베슬(SuperVessel) OpenPOWER 개발 클라우드에서의 FPGA 기반 가속을 촉진할 예정이라고 밝혔다. 수퍼베슬에서 빅데이터 분석, 머신 러닝과 같이 높은 성능을 요구하는 애플리케이션은 자일링스 SDAccel™ 개발 환경을 이용하게 되어 있다.
SDAccel은 애플리케이션 개발자가 OpenCL™ 및 C, C++의 알고리즘을 만들어 자일링스 FPGA 기반 엑셀러레이터 보드에
디자인 시간을 단축하는 자일링스의 25G 및 50G, 통합 100G RS-FEC 솔루션
데이터센터 인터커넥트, 서비스 공급자 및 기업형 애플리케이션에 적합
자일링스는 데이터센터 인터커넥트, 서비스 공급자 및 기업형 애플리케이션을 위한 업계에서 가장 유연하고 종합적인 이더넷 포트폴리오를 발표한다고 밝혔다. 자일링스의 종합 IP 포트폴리오에는 25GBASE-CR/KR, 50GBASE-CR2/KR2, 100GBASE-CR4/KR4 IP와
차세대 고밀도 400G 및 테라비트 인터페이스로 새로운 이더넷 발전 실현
자일링스는 4단계 PAM4(Pulse Amplitude Modulation) 전송 체계를 이용해 56G 트랜시버 기술을 실행하는 16nm FinFET+ 기반의 프로그래머블 디바이스를 개발했다고 밝혔다.
업계에서 차세대 라인 레이트로 확장성이 가장 뛰어난 시그널링 프로토콜로 인정받고 있는 PAM4 솔루션은 기존 인프라
자일링스는 프로그래머블 업계 최초의 SoC 강도 디자인 수트인 비바도™ 디자인 수트(Vivado™ Design Suite)를 새롭게 선보이며, 두 가지 주요한 생산성 개선 사항을 발표했다. 비바도 디자인 수트 2013.1 릴리즈는 보다 빠른 시스템 통합을 위해 새로운 IP 중심의 디자인 환경과 빠른 C/C++ 시스템 레벨 디자인 및
자일링스는 멀티코어협회(MCA, Multicore Association) OpenAMP 그룹에 합류했다고 밝혔다. 멀티코어협회 마커스 레비(Markus Levy) 회장은 “새로운 MCA OpenAMP 그룹의 설립과 추진함에 있어 이종 시스템 개발을 위한 FPGA 와 SoC 기반 솔루션에서 많은 경험을 가지고 있는 자일링스가 보여준 노력에 박수를 보낸다.”라고 말했다.
멀티코어협회는 프로세서 및 인프라,
5미터의 구리 케이블당 25Gb를 지원하는 업계 최초의 FPGA, 버텍스 울트라스케일 디바이스
자일링스는 데이터 센터 인터커넥트의 비용 효율을 높여주는 획기적인 트랜시버 기술을 발표한다고 밝혔다. 자일링스의 버텍스(Virtex)® 울트라스케일(UltraScale)™ 디바이스는 데이터 센터에서 25GE, 50GE, 100GE 구리 케이블 및 백플레인 IEEE을 준수한다. 또한, 데이터 센터에서 최대 5
100여 개 이상의 고객사들과 울트라스케일+ 포트폴리오 및 디자인 툴 협력
자일링스는 TSMC의 16FF+ 프로세스가 사용된 업계 최초의 하이엔드 FinFET FPGA인 버텍스(Virtex)® 울트라스케일+(UltraScale+)™ FPGA를 출시한다고 밝혔다. 자일링스는 울트라스케일+ 포트폴리오 및 디자인 툴에서 100 여 개 이상의 고객사들과 활발한 협력을 진행하고 있으며, 그 가운데 60
어떤 FPGA가 고객의 필요에 가장 잘 맞고 디자인 및 실행 속도를 높여줄 수 있는지 고객의 평가를 돕기 위해, 자일링스는 28나노를 지원하는 최초의 세 가지 TDP(Targeted Design Platforms), 7 시리즈 FPGA를 출시했다.
자일링스 (www.xilinx.com)는 자사의 28나노 7 시리즈 FPGA로 시스템 개발 및 통합 시간을
