글_ 광치 호우(GuangQi Hou)
중앙 애플리케이션 담당 스태프 엔지니어, 아나로그디바이스(Analog Devices)

능동 클램프 포워드 컨버터(active clamp forward converter, ACFC)는 클램핑 회로에 P-채널 MOSFET을 활용하는 고효율 전력 변환 토폴로지로 잘 알려져 있다. 이 설계는 저장된 인덕턴스 에너지를 전력망(grid)으로 되돌려줌으로써 전체적인 변환 효율을 향상시킨다. 효율을 더욱 개선하기 위해, MOSFET 기반의 자가 정류(self-rectified) 회로를 특징으로 하는 2차 회로가 도입된다. 이 글에서는 2차 정류 회로 설계의 주요 과제들과 듀티 사이클 최적화의 역할을 중점적으로 다룬다. 반드시 알아야 것은 여기서 다루는 내용들이 능동 클램프 포워드 컨버터에서 활용되는 광범위한 전력 기술의 한 측면에 불과하다는 점이다.

머리말

능동 클램프 포워드 컨버터(ACFC)에서 듀티 사이클은 출력 전압과 효율을 결정하는 핵심적인 설계 변수이다. 일반적으로 포워드 컨버터의 최대 듀티 사이클은 50%로 제한되지만, 능동 클램프 기법을 적용하면 이 한계를 초과할 수 있다. ACFC의 최대 듀티 사이클과 토폴로지 간의 관계를 다룬 논문이나 자료는 많이 존재하지만, 최소 듀티 사이클을 어떻게 설계할 것인지에 대한 논의는 상대적으로 부족한 편이다.

이 글에서는 하나의 절연형 ACFC 전원 공급 장치를 사례로 삼아, 최소 듀티 사이클이 실제 설계에 어떤 영향을 미치는지 설명한다. 해당 장치는 24VAC 또는 48VDC 입력을 받아 60VDC로 출력으로 변환하며, 1.5A의 용량을 제공하도록 설계되었다. 이 제품은 절연형 구조 덕분에 산업용 애플리케이션에 적합하다. ACFC 토폴로지는 최대 91%의 최대 효율을 달성하는 데 기여한다. 이 제품의 설계 요구 사양은 표1과 같다.

표 1. 설계 요구사항

.

아나로그디바이스(Analog Devices, 이하 ADI)의 MAX17598은 능동 클램프 전류 모드 PWM 컨트롤러로, 절연형 포워드 컨버터 전원 공급 장치 설계에 필요한 모든 제어 회로를 포함하고 있다. 이 글에서는 2차측 자가 정류 회로 설계 시 고려해야 할 사항들과 평가 결과에 대해 알아본다.

2차측 자가 정류 회로 설계 시 고려사항

ACFC에 자가 정류 회로를 사용하면 더 높은 효율을 기대할 수 있다. 그림1은 MOSFET 기반의 전형적인 자가 정류 회로의 회로도를 나타낸다. 기존 다이오드 정류 회로와 비교하면, MOSFET은 온(ON) 저항이 낮아 전력 손실이 줄어들어, 특히 저전압∙고전류 출력 조건에서는 그 효과가 더욱 크다.

그림 1에서 게이트 1은 N2의 게이트에 연결되며, 게이트 2는 N1의 게이트에 연결된다. 게이트 1과 게이트 2는 스위칭 사이클과 동기화되어 동작하며, 게이트 1이 하이(high, ON) 상태일 때 게이트 2는 로우(low, OFF) 상태가 되고, 반대로 게이트 1이 로우일 때는 게이트 2가 하이가 된다. 전체 회로는 그림 3에서 확인할 수 있다.

그림 1. 일반적인 출력 자가 정류 회로
그림 1. 일반적인 출력 자가 정류 회로

그러나 출력 전압이 MOSFET 게이트 전압 작동 범위에 근접하거나 초과하는 경우에는 적합하지 않다. 이 경우, 해당 MOSFET들의 게이트 구동 전압을 생성하기 위한 추가 회로가 필요하다. 그림2는 이러한 회로의 세부 구조를 나타내는데, 여기서 G1과 G2는 변압기의 보조 권선(auxiliary winding)에 연결된다.

그림 2. 보조 권선 변압기의 게이트 구동 회로
그림 2. 보조 권선 변압기의 게이트 구동 회로
그림 3. 성능 테스트에 사용된 예제 회로
그림 3. 성능 테스트에 사용된 예제 회로

이 루프는 출력이 MOSFET VGS의 작동 범위 내에 있도록 유지해야 한다. 공식 1은 게이트 구동 전압과 권선 비율(turns ratio) 간의 관계를 나타낸다.

eq-01

여기서 KGATE는 변압기의 변환 비율(transformer ratio)을 뜻하며, NG는 변압기 권선의 감은 횟수, NP는 변압기 1차 권선의 감은 횟수, VGATE_MAX는 MOSFET 게이트 구동 전압의 최대값, VDC_MAX는 DC 입력 전압의 최대값을 의미한다.

1차 루프의 메인 스위치가 ON 상태일 때, 변압기에 인가되는 전압은 양(+)의 전압으로 VDC가 된다. 이때 게이트 1의 출력은 High이고, 게이트 2는 접지(GND)가 된다. 이 동작은 변압기의 권선비와 DC 입력 전압에 의해 결정된다.

eq-02

메인 MOSFET이 OFF 상태가 되면, 클램프 회로가 드레인 전압을 VCLAMP로 제한한다. VCLAMP는 VDC 보다 높기 때문에, 게이트 1의 출력은 GND(0V)로 떨어지고, 게이트 2의 출력은 High 상태가 된다.

클램프 전압(VCLAMP)은 다음과 같이 계산할 수 있다:

eq-03

게이트 2의 전압은 권선 비율과 VCLAMP 대 VDCINPUT 사이의 차이와 관련이 있다.

eq-04

입력 전압에 따라 듀티 사이클이 변하기 때문에, 게이트 구동 전압이 전체 VIN 범위에서 MOSFET을 안정적으로 구동할 수 있도록 설계하는 것이 중요하다. 특히 DC 입력 전압이 최대이고 ON 시간이 최소일 경우, 게이트 구동 전압은 최저값에 도달할 수 있다.

이 설계 예제에서 게이트 2의 최저 전압은 공식 5와 같이 계산할 수 있다. 입력 DC 전압이 최대치에 도달할 경우 게이트 2의 전압은 4.23V에 불과하다.

eq-05

만약 이 전압이 VGS의 온 임계 전압보다 낮으면, 2차 정류 회로의 MOSFET은 제대로 동작하지 않을 수 있다. 이는 입력 전압이 최대값에 가까울 경우, 부하가 없는 상태에서 전원 공급 장치가 작동을 시작하지 않는 문제로 이어질 수 있다. 이 예제 회로에서 VGS 임계 전압은 3V이며, 이는 앞서 계산된 VGATE2의 최소값보다 낮다.

그림 4는 이 예제 회로의 측정 결과다. 여기서 CH1은 게이트 1의 전압이고, CH2는 게이트 2의 전압, CH4는 1차측 N-MOS의 소스-드레인 전압이다.

그림 4. 게이트 1 및 게이트 2 전압과 MOSFET 드레인 전압 (VIN = 60 V)
그림 4. 게이트 1 및 게이트 2 전압과 MOSFET 드레인 전압 (VIN = 60 V)

예제 회로의 성능

이 게이트 구동 회로에 대한 계산의 정확성을 검증하기 위해 성능 테스트를 실시했다. 그림 5는 부하 전류가 0A, 0.5A, 1A, 1.5A일 때의 입력 전압과 출력 전압을 보여준다.

그림 5. 부하별 입력 전압과 출력 전압
그림 5. 부하별 입력 전압과 출력 전압

그림 6은 서로 다른 출력 전류에 따라 출력 전압 레벨이 어떻게 달라지는지를 보여준다. 각각의 선들은 서로 다른 입력 전압에서의 동작을 나타낸다.

그림 6. 출력 전류와 출력 전압의 상관 관계
그림 6. 출력 전류와 출력 전압의 상관 관계

그림 7은 다양한 입력 전압과 부하에 따른 최대(peak) 효율을 보여준다. 입력이 36V이고 출력이 1.5A일 때 최대 효율은 91%에 도달했다.

그림 7. 최대 효율
그림 7. 최대 효율

보드 플롯(Bode plot)은 최대 효율 작동 조건인 VDCINPUT = 36V, IOUTPUT = 1.5A에서 루프 안정성을 보여준다. 그림 8은 루프 응답 특성을 나타낸 것이다.

그림 8. 보드 플롯
그림 8. 보드 플롯

그림 9와 10은 출력 전압의 피크-투-피크(peak-to-peak) 값을 비교한 결과다. 그림 9는 부하 전류가 없을 때이며, 그림 10은 완전 부하(1.5 A) 상태에서의 출력 피크-투-피크 전압을 보여준다.

그림 9. 부하가 없을 때의 출력 피크-투-피크 전압
그림 9. 부하가 없을 때의 출력 피크-투-피크 전압
그림 10. 1.5 A 완전 부하 상태의 출력 피크-투-피크 전압
그림 10. 1.5 A 완전 부하 상태의 출력 피크-투-피크 전압

그림 11과 12는 부하 과도 응답(transient response)을 보여준다. 그림 11은 부하가 0A에서 완전 부하(1.5A)로 증가하는 경우이며, 그림 12는 완전 부하(1.5A)에서 0A로 감소하는 경우를 나타낸다. CH1은 출력 전압(AC 커플링 방식)을, CH2는 출력 부하 전류를 각각 측정했다.

그림 11. 과도 응답 (0A → 1.5A)
그림 11. 과도 응답 (0A → 1.5A)
그림 12. 과도 응답 (1.5A → 0A)
그림 12. 과도 응답 (1.5A → 0A)

결론

이 글에서는 ACFC의 성능과 효율을 살핌으로써 중요한 통찰을 얻을 수 있었다. 2차 정류 회로 설계와 듀티 사이클의 영향을 검토함으로써, 추가적인 보조 게이트 구동 회로가 요구될 경우 최소 듀티 사이클의 한계를 명확히 확인할 수 있었다.

또한, 에너지 재활용이 가능한 독특한 특성을 갖춘 ACFC는 고효율 전원 공급 시스템의 유망한 솔루션으로 주목받고 있다. 이 글을 통해 듀티 사이클에는 최적 범위가 존재하며, 최대 듀티 사이클뿐만 아니라 최소 듀티 사이클 또한 MOSFET 기반 정류 회로에서 매우 중요하다는 점이 입증되었다. 이러한 결과를 실제 ACFC 설계 및 구현에 적용함으로써, 설계 단계에서 발생할 수 있는 다양한 문제들을 사전에 방지할 수 있을 것이다.

참고 문헌

1. “Designing Active-Clamp Forward Converters Using Peak-Current-Mode Controllers.” Analog Devices, Inc., August 2014.


저자 소개

광치 호우(GuangQi Hou)는 2008년 일본 게이오대학교(Keio University)에서 전자 및 전기공학(B.E. in Electronics and Electrical Engineering) 학위를 취득했다. 2021년 2월 아나로그디바이스(Analog Devices)에 입사하여, 현재 중국 기술 지원팀(China Technical Support Team)에서 근무 중이다. 주요 연구 및 업무 분야는 연료 게이지, 전력 관리, 산업용 인터페이스, 모터 및 모션 제어 관련 제품이다.




추천기사

답글 남기기