반도체 기업들이 AI 컴퓨팅 수요에 대응하기 위해 Multi-Die 아키텍처를 빠르게 도입하고 있다. 이에 따라 Single die가 구현할 수 있는 practical size limits를 넘어서는 시스템을 구축하고, individual 칩렛을 서로 다른 공정 기술에 맞춰 최적화하는 한편, 하나의 시스템을 Multi-Die에 분산하는 설계가 확대되고 있다.
이러한 변화는 동시에 새로운 과제를 제기한다. 기존에는 하나의 SoC 내부에서 이뤄지던 통신이 이제 물리적으로 분리된 칩 경계를 넘어 이뤄져야 하며, 이 과정에서도 성능과 효율성을 유지하고 데이터 트래픽의 동작을 예측 가능하게 관리해야 한다.
이에 따라 AI 시대의 혁신을 가속화하는 반도체 솔루션 전문 기업인 아테리스(Arteris)가 반도체 기업들이 시스템 내 Data movement를 새롭게 설계하지 않고도 기존의 monolithic 시스템온칩(SoC) 설계에서 칩렛(chiplet) 기반 아키텍처로 전환할 수 있도록 지원하는 Multi-Die 포트폴리오를 확대한다.
아테리스는 네트워크온칩(Network-on-Chip·NoC) 연결성과 Data movement 기능을 die-to-die 링크까지 투명하게 확장함으로써 이러한 문제에 대응한다. 이를 통해 Multi-Die가 하나의 통합된 아키텍처처럼 작동할 수 있도록 지원한다. 새로운 ‘FlexGen Multi-Die’ 제품은 이러한 접근 방식을 non-coherent AI 및 고성능 컴퓨팅 아키텍처로 확대하며, cache-coherent 시스템을 위한 ‘Ncore Multi-Die’와 상호 보완적으로 활용된다.
확대된 포트폴리오는 아테리스의 ‘Magillem’ integration EDA 기술과 Cycuity의 hardware security 보증 기술을 결합해 반도체 엔지니어링팀에 데이터 이동과 시스템 통합, 보안에 이르는 기술을 제공함으로써 갈수록 복잡해지는 Multi-Die 설계에 대응할 수 있도록 지원한다.
아테리스의 사장 겸 최고경영자(CEO)인 K. 찰스 자낙(K. Charles Janac)은 “Multi-Die 아키텍처는 SoC 자체가 등장한 이후 반도체 설계 분야에서 가장 중요한 변화 가운데 하나”라며 “시스템이 하나의 실리콘이 지닌 물리적 경계를 넘어 확장되면서 이제 과제는 단순히 칩렛들을 연결하는 데 그치지 않고 여러 칩렛에 걸쳐 intelligence of the architecture를 그대로 유지하는 데 있다”고 말했다.
그는 이어 “우리의 목표는 엔지니어링팀이 시스템을 또 다른 SoC Die에 분산할 때마다 전체 시스템을 새롭게 설계하지 않고도 Multi-Die 아키텍처의 이점을 활용할 수 있도록 지원하는 것”이라고 밝혔다.
칩 경계를 넘어 확장되는 NoC 기술
Monolithic SoC Die에서 NoC 기술은 프로세서와 메모리 서브시스템, 가속기 및 기타 기능 블록이 서로 통신하고 데이터를 공유할 수 있도록 하는 핵심 fabric 역할을 한다. Multi-Die 아키텍처로 전환하면 이러한 기능 사이에 물리적인 경계가 생기기 때문에 엔지니어링팀이 칩렛 간 추가 인터페이스를 정의하고 관리해야 할 수 있다.
아테리스는 시스템을 새롭게 설계할 필요 없이 NoC 연결성을 이러한 물리적 경계를 넘어 투명하게 확장한다. 새로운 ‘FlexGen Multi-Die NoC IP’는 하나의 UCIe PHY를 통해 양방향 트랜잭션을 지원해 PHY 면적과 전력 소비, 입출력(I/O) 요구사항을 최대 50%까지 줄일 수 있다. 이를 통해 엔지니어링팀은 각각의 칩렛 경계를 별도의 시스템 통합 문제로 다루는 대신 중요한 NoC 기능을 die-to-die 링크에서도 그대로 유지할 수 있다.
FlexGen Multi-Die는 non-coherent AI 및 HPC 아키텍처를 위해 설계됐다. 제한된 칩렛 I/O 자원의 활용도를 높이는 virtual channel link 기술과 공유된 die-to-die 링크에서 우선순위가 높은 트래픽의 처리량을 유지하는 QoS 메커니즘을 지원한다. 이러한 기능은 엔지니어링팀이 이용 가능한 대역폭을 효율적으로 활용하면서 여러 다이에 걸쳐 설계를 확장할 수 있도록 지원한다.
아테리스의 Multi-Die 포트폴리오는 다음과 같은 제품과 기술로 구성된다.
· FlexGen Multi-Die: Non coherent AI 및 HPC 아키텍처를 위한 솔루션으로, 효율적인 데이터 이동과 QoS 기능을 다이 경계를 넘어 확장한다.
· Ncore Multi-Die: Cache-coherent 컴퓨팅 아키텍처를 위한 솔루션으로, 여러 다이 사이에서 일관성이 유지되는 연결성과 효율적인 데이터 공유를 지원한다.
· Magillem 통합 자동화: IP 패키징과 칩렛 및 Multi-Die 통합, 하드웨어·소프트웨어 통합을 자동화해 엔지니어링 작업 부담과 개발 복잡성을 줄일 수 있도록 지원한다.
· Cycuity 하드웨어 보안 보증(hardware security assurance)*: 엔지니어링팀이 개발 초기 단계에서 취약점을 파악하고 갈수록 복잡해지는 Multi-Die 시스템 전반에서 보안 요구사항이 충족되는지 검증할 수 있도록 지원한다.
이러한 기능을 결합함으로써 아테리스는 반도체 기업들이 기존 단일 SoC에서 Multi-Die 아키텍처로 보다 점진적으로 전환할 수 있는 경로를 제공한다. 동시에 엔지니어링팀이 설계 재사용성을 높이고 통합 복잡성을 줄이는 한편 차별화된 제품의 시장 출시 기간을 단축할 수 있도록 지원한다.
Monolithic Die 설계에서 Multi-Die 제품으로
아테리스 고객들은 기존 아키텍처를 Monolithic Die 구현 방식에서 Multi-Die 제품으로 전환하는 과정에서 이미 회사의 기술을 활용하고 있다.
AMD 실리콘 설계 부문 수석디렉터인 제이슨 밀러(Jason Miller)는 “에이전틱 AI(Agentic AI) 워크로드가 클라우드 인프라와 엣지, 엔드포인트 기기 전반으로 계속 확대되면서 성능과 확장성, 개발 효율성 사이의 균형을 맞추기 위해 Multi-Die 아키텍처의 중요성이 갈수록 커지고 있다”고 말했다. 그는 이어 “칩렛 간 대역폭과 성능을 유지하면서 시스템 통합을 간소화하는 솔루션은 엔지니어링팀이 혁신을 가속화하고 차별화된 제품을 더욱 빠르게 시장에 출시할 수 있도록 지원한다”며 “아테리스가 Multi-Die 포트폴리오를 지속적으로 확대함으로써 AMD의 차세대 데이터센터, 클라이언트, 게이밍 및 임베디드 컴퓨팅 제품 개발에 필요한 유연성과 생산성을 지원하고 있다”고 밝혔다.
Socionext 글로벌 리딩 그룹(Global Leading Group)의 수석 엔지니어인 다이스케 무라카미(Daisuke Murakami)는 “첨단 반도체 설계의 미래는 본질적으로 Multi-Die에 있다”며 “아테리스와 UCIe 기반 Multi-Die 솔루션을 공동 개발함으로써 칩렛 통합을 간소화하는 동시에 차세대 AI와 자동차, 데이터센터용 SoC에 필요한 확장성과 대역폭, 효율성을 구현하는 기술을 조기에 활용할 수 있게 됐다”고 말했다.
